工程实践

JTAG 链路识别故障排查：从接口到链配置

按层次排查扫描链无法识别、器件数量不符或返回数据不稳定等常见现象。

链路识别失败时，原因可能在接口接线、电源、复位、器件间连接或软件模型。建议先确认访问条件，再检查链路拓扑和配置；单纯反复扫描或不断修改器件数量，通常难以定位根因。

先确认测试连接可用

对照原理图核对连接器方向、地线、目标电压参考和 TCK、TMS、TDI、TDO 的信号方向。确认链上器件所需电源已建立，复位状态符合器件文档，板上跳线或复用器已选择预期链路。接口信号说明见 JTAG TAP 接口信号，连接器核对事项见 JTAG 连接器与测试访问端口基础。

若条件允许，观察 TCK 和 TMS 是否有活动、TDI 是否有输入、TDO 是否有响应。波形能帮助区分控制器未输出、目标未响应和信号在板上受阻等情况，但测量点和探测方式也可能影响电路，应按实验室规范操作。

把 PCB 上的 TDI 到 TDO 路径逐器件列出，与测试项目中的器件顺序、链段选择和预期寄存器信息比较。确认链内每个器件都在本次测试的电源及复位条件下可访问；若器件支持的指令或寄存器模型与实际变体、封装不符，链数据也可能错位。BSDL 的版本核验方法见 BSDL 入门。

识别码或旁路响应可作为链路检查线索，但识别码缺失不一定表示器件不存在：器件可能不支持预期的识别方式、当前模式不适用，或链路配置与指令选择有误。IDCODE 的含义和限制见 JTAG 链路与 IDCODE 基础。

如果板卡设计提供可控链段，可按设计允许的方式隔离分支，分别确认每段响应；不要在未确认电气状态时随意拆除或短接器件连接。排查时一次只改变一个变量，并记录连接状态、复位、供电、链配置和原始返回值。

降低测试时钟有时能帮助判断边沿、负载或布线条件是否影响当前设置，但这只是诊断手段，不保证能修复问题，也不能据此推导通用最高速度。若仍无法定位，可回到完整的 Boundary Scan 测试工作流程逐项核验输入与模型；设计侧则可审查 PCB 链路规划是否提供了足够的访问和隔离条件。